世纪被发明以来，因其前所未有的高速及通用逻辑运算能力，迅速应用到人类生活的方方面面，极大推动了科技发展进程与社会生活方式的飞跃变革。经过半个多世纪的发展，数字计算性能不断的提高，持续的进展来源于从材料、器件、电路、架构到系统等多领域科学与技术的综合突破。因此，以超级计算机为代表的高性能计算技术能力，不仅是国际计算技术领域的研发竞争高地，也逐渐演变成国家综合科学技术实力的彰显标志。
1993年开始，国际组织Top500开始定期对超算进行排名，评比关注的指标是以每秒处理的浮点运算数(Flops/s)为单位的算力性能。从2013年到2017年，我国超级计算机“天河二号”和“神威·太湖之光”连续5年占居排名榜首。2023年名列第一的美国橡树岭国家实验室开发的超算“Frontier”算力峰值已高达1.68 EFlop/s，相比首届冠军美国洛斯·阿拉莫斯国家试验室“CM-5/1024”的算力提升了7个数量级。而伴随算力的大幅度的提高，除了计算机本身的功耗以外，为抑制机器的发热带来的制冷功耗也在与日俱增，因此导致当今超算系统的功耗已飙升至数十兆瓦的量级。因此，从2013年6月开始，Top500在延续更新算力榜单的同时新增了一个较量的环节：绿色超算(GREEN500)榜单。GREEN500评估指标为超算算力与功耗的综合性能，也就是以每瓦特可完成的浮点运算数(Flops/W)为单位的能效比。第一届GREEN500榜首为意大利Cineca超级计算中心的“Eurora”，其能效比为3.209 GFlops/W。而2023年11月的最新榜首为美国弗莱提荣研究所的“Henri”，能效比相对“Eurora”实现了1个数量级提升，达到65.396 GFlops/W。
“Frontier”标志着人类已确定进入E级超算(每秒百亿亿次，也就是1018次浮点运算)时代，同时实现了52.59 GFlops/W的高能效比综合性能，总功耗为22.703 MW。但是，下一个算力里程碑Z级超算(每秒1021次浮点运算)的实现将面临前所未有的挑战。目前如何继续提升超算能效比尚无明确方案，因此要将E级计算提升至Z级，若按照当前的能效比进行线性扩展，功耗将超过10 GW。中国三峡水电站的峰值总出力约为20 GW，届时也仅能维持一台Z级超算的运行。当然，人类在持续探索算力提升的新方式，比如近年基于图形处理器(GPU)的人工智能(AI)技术快速地发展就开辟出一条新的芯片技术发展道路。然而，代表GPU领先水平的英伟达A100芯片的最高功耗为400 W，一个典型的基于GPU芯片的AI训练数据中心的功耗已高达1287MWh。因此，为实现超级计算机及人工智能数据计算中心等高性能计算技术的可持续发展，必须研发兼具高算力与高能效比的计算芯片。
2016年，持续了近二十年的国际组织“国际半导体技术路线图(ITRS)”停止了路线图发布，标志着以半导体技术为牵引的人类信息技术进入了后摩尔时代。2018年，由IEEE组织发布了ITRS的后继路线图“国际器件与系统技术路线图(IRDS)”。IRDS针对半导体技术进入发展新阶段，设置了一系列国际焦点工作组(IFT)对器件与系统的未来发展提出预测与解决方案。超导集成电路技术作为“低温电子学与量子信息处理”IFT的核心内容，成为国际信息技术领域的前沿阵地和未来微电子产业国际竞争的焦点之一。本文将围绕更高算力、更高能效比的高性能数字计算应用对超导数字集成电路技术的发展进程与研究现状做一简单介绍。
超导现象-零电阻、抗磁性与磁通量子化等，是超导材料所具有的一种宏观量子现象。自1911年超导现象被发现以来，经历几十年的材料与理论研究的探索，当20世纪半导体逻辑计算破土而出的时候，超导领域科研人员也几乎同步开展了利用超导材料和器件进行逻辑运算的研究探索。按照器件与电路的工作原理，超导数字电路能分为基于超导线和基于约瑟夫森结的两大种类。
基于超导线的开关器件主要有两种：冷子管(cryotron)和纳米低温管(nTron)。1956年麻省理工大学林肯实验室(MIT-LL)的D. A. Buck提出了可作为超导计算机部件的开关器件cryotron。cryotron利用超导线在外磁场作用下产生超导态和电阻态(失超)之间的转换特性来实现开关功能。cryotron器件由两部分所组成：门超导线和其周围绕制的控制超导线。顾名思义，控制超导线的电流能控制流经门超导线的电流，达到和真空二极管相似的开关效果。cryotron原理上能轻松实现逻辑运算功能，但它的开关速度因其工作原理限制而远超10纳秒。在20世纪60年代，这一响应时间已经没办法与当时的半导体技术相抗衡，因此，从原理上能判断基于cryotron的逻辑运算并无算力优势，也就导致了该技术并没有进一步向数字计算应用发展。
2014年，随着超导纳米线单光子探测器(SNSPD)及其阵列的快速发展和应用需求，美国MIT的A.N. McCaughan等提出了纳米低温管(nTron)这一新型器件。nTron借鉴了磁场调控的cryotron器件的概念，利用微纳结构下超导纳米线的热效应，实现具有门控功能的逻辑器件。nTron是一个类似场效应管的三端子器件，这是它与cryotron一大不同之处，也是其在众多超导开关器件中较为独特的一点。nTron为单层平面器件，利用局部超导相变实现开关逻辑。由于nTron制备工艺和工作环境与SNSPD相同，非常适用于其阵列读出所需的放大和简单的信号处理，但和cryotron相似，nTron也是一种热效应器件，其响应速度也在纳秒量级，难以作为逻辑运算器件在数字计算领域产生应用。
1962年，英国剑桥大学的约瑟夫森发表论文预言在两个邻近超导体之间有几率存在的库珀对隧穿而表现出两种宏观量子效应，分别被称为直流和交流约瑟夫森效应，从此揭开了超导电子学应用的序幕。1963年，美国贝尔实验室P.W. Anderson和J. M. Rowell成功制备了一个超导体-绝缘体-超导体(SIS)三明治结构的超导器件：约瑟夫森结(JJ)，从实验上验证了约瑟夫森效应。图2为温度1.5 K时他们所制备的约瑟夫森结在外加磁场下的电流-电压特性曲线(IV曲线)，零电压时明确观察到超导电流的存在，并呈现出对磁场敏感的特性，证明了该电流源于超导电子对隧穿产生的直流约瑟夫森效应。同年，S. Shapiro实验验证了交流约瑟夫森效应。至此，约瑟夫森结作为一种新型超导器件成为物理与电子学界的研究热点之一，研究人员陆续开发了超导体-正常导体-超导体(SNS)结，桥(bridge)结，点接触结等不一样的材料、不同结构的各种约瑟夫森结，并相应开展了在微波混频、极低磁场探测、数字开关电路及量子比特等领域的应用探索，逐步推动了超导电子学领域的形成与发展。在众多的超导材料和约瑟夫森结中，基于金属铌(Nb)材料的Nb-Al/AlOx-Nb SIS约瑟夫森结因其物理机理与电学模型清晰，且具有可加工、可重复、可集成与可扩展等大规模应用必备的综合性能优势，目前是超导电子器件中使用最为广泛的约瑟夫森结，也是当今超导集成电路的主流材料和器件。
约瑟夫森结是一种二端子电子器件。从图2的Ⅳ曲线可见，其两端电压可通过外加电流实现在零电压态和非零电压态之间切换，也就是说，可当作一种开关器件。1964年，美国IBM公司率先开展了SIS结在数字电路领域的应用探索，分别在1966年和1967年成功演示了亚ns时间的器件开关速度和基于薄膜和SIS结实现的超导触发器逻辑门电路。1972年，IBM启动了为期11年的约瑟夫森计算技术项目，这一个项目中所使用的电路逻辑被称为锁存逻辑。锁存逻辑的基础原理就是在结两端子间施加偏置电流的基础上调控另一外加控制电流，让JJ在零电压和非零电压态之间切换完成逻辑运算。该项目最初使用的是基于低熔点材料铅合金的SIS结，在项目研发过程中，伴随工艺设备与技术的提升，逐渐开发出更加耐受冷热循环温度冲击的高熔点金属铌(Nb)基SIS结。自1982年到1989年，日本通产省也紧随其后，资助了基于超导锁存逻辑的计算机项目。该项目重点开发了基于Nb-Al/AlOx-Nb三层膜的SIS结工艺，为确立Nb基超导集成电路工艺基础做出了重要贡献。1991年，日本电子技术实验室的S. Takada等人报道了一个完整的4位超导微处理器模块“ETL-JC1”的结果。该处理器模块基于RISC体系结构设计，共计使用了约20000个约瑟夫森结，模拟仿真结果为该处理器的指令运算能力可达1GIPS。然而，随着研究发展到20世纪80年代，IBM的研究人员开始认识到锁存逻辑具有难以逾越GHz的频率瓶颈。在当时半导体集成电路技术遵循摩尔定律加快速度进行发展的形势下，超导锁存逻辑电路失去了和半导体逻辑电路的竞争优势，迫使IBM在研发中途停止了超导计算机项目。
1985年，莫斯科国立大学的三位科研人员发明了一种基于约瑟夫森结的新原理超导逻辑电路，后被称为快速单磁通量子(RSFQ)电路。与超导锁存逻辑电路不同，RSFQ电路利用一个脉冲形式的磁通量子信号进行数字信息处理。由于该脉冲典型的半高宽时间仅为几个ps，因此，理论上RSFQ逻辑电路的最高频率可高达THz，极大突破了锁存逻辑的频率瓶颈。第一块制备测试的RSFQ电路(图3所示)就以高于30 GHz的工作频率展示其极高的频率优势，彰显出在超导集成电路与高性能计算的应用潜力。典型的RSFQ单元门的功耗为微瓦，主要是提供电路直流偏置的电阻所消耗的静态功耗。为了逐步降低超导集成电路的功耗，研究人员陆续开发出LV-RSFQ、ERSFQ、RQL、AQFP等具有更低静态功耗的逻辑电路。其中RQL和AQFP电路采取通过电感的交流偏置方式极大地降低了静态功耗，但同时也限制了工作频率的提升。如2020年日本横滨国立大学团队发表了基于AQFP的超导MANA微处理器成果，其能效比高达900 TIPS/W，然而其实测峰值算力仅为5×10-7，在仿真最高频率下的预期峰值算力也只有5×10-3TIPS@5 GHz。目前综合性能最优的Intel Core i9-14900KS微处理器具有0.149 TIPS@6.2 GHz的性能和5.88× 10- 4TIPS/W的能效比，相比之下，MANA体现出了功耗性能的优势和算力性能的不足。截止日前，在算力和能效比两方面均能体现综合优势的依旧是RSFQ、LVRSFQ和ERSFQ这三种SFQ逻辑电路。
高性能计算的核心计算芯片是CPU，其核心部件为微处理器。自从SFQ电路被发明以来，国际上一直将其在高速信号处理与高性能计算的应用作为研究的重点方向。在1996~2000年，美国纽约州立大学石溪分校的K. K. Likharev等开展了混合技术多线程(HTMT)项目，该项目所设计的处理器芯片需要百万个约瑟夫森结，而当时的超导集成工艺仅能实现几千个约瑟夫森结的规模，最终受制于制造技术能力的限制，HTMT项目以没有制造出预期芯片而告终。从2004年到2007年，日本名古屋大学、横滨国立大学、东北大学、超导工学研究所、国立情报通信研究机构(神户)联合开展了CORE1系列微处理器的研究。CORE的概念全称为Complexity-Reduced，其主要设计理念是利用SFQ电路的高吞吐量特性来降低超导微处理器的系统复杂性。CORE1系列中的CORE1α5是第一个成功通过高频测试的RSFQ微处理器，测试频率为15.2 GHz。
2016年，日本名古屋大学的A. Fujimaki等人成功研制了更高速度的COREe4(如图4) 8位微处理器并且实现高频测试，其使用微米工艺制造完成，工作频率高达50 GHz，功耗仅2.03 mW，计算性能为333 MIPS。同年，CMOS高性能CPU的代表IntelCore i9-6950X采用更为昂贵的14纳米制程工艺制造而成，基础时钟频率为3 GHz，凭借TurboBoost 2.0技术也仅可以睿频到4 GHz，热设计功耗高达140 W。COREe4证明了RSFQ微处理器在频率和功耗方面的性能优势，它也是目前所报道的综合性能最高的RSFQ微处理器之一。
随着高性能计算领域国际竞争的激烈化，为了应对中国在超级计算机技术领域的崛起，2013年初，美国国防部情报高级研究计划署(IARPA)启动了“C3”(Cryogenic Computing Complexity)研究计划，旨在开发超导存储器和逻辑电路关键技术，研制64位超导CPU芯片和主频10GHz 64位定点超导计算机原型机，并验证超导计算机在超级计算领域中提升能效比的应用潜力。该项目的超导CPU采用ERSFQ和RQL两套低功耗逻辑电路，评估预测在大规模计算系统中，即使包含了制冷功耗，同等算力下基于超导的超级计算机相比于半导体超级计算机具备两个数量级的能效比优势。该项目利用MIT林肯实验室(MIT-LL)8英寸超导-半导体混合工艺平台，开发了最小结尺寸为0.7微米的八层超导大规模集成工艺，成功实现了一块面积为10×10平方毫米、809120个约瑟夫森结规模的移位寄存器的制备与测试(如图5)，验证了其大规模集成的工艺能力。从目前已公布数据分析来看，C3项目完成了一款16位超导CPU的设计、制备与部分功能测试通过，最终并没有完成既定目标的64位超导CPU芯片与64位原型机的演示。但是，C3项目的研发过程中先后促进启动了superTools和superCable两个关联项目。面向超导集成电路电子设计自动化工具(EDA)开发的superTools项目聚集了美国的IBM、诺思罗普·格鲁曼、新思科技、Hypres、南加州大学，日本的横滨国立大学，南非的斯泰伦博斯大学以及欧洲的众多研究团队，体现了极高的国际化特点。经过该项目的联合攻关，大幅度的提高了超导数字电路单元库的系统性与超导EDA工具的完整性，并将在超导数字芯片设计技术领域产生深远影响。
图5 2017年C3项目中MIT-LL制备并通过测试的规模最大电路：809120JJs移位寄存器
进入21世纪，伴随高性能计算的算力提升与应用场景多样化的发展的新趋势，神经网络计算已成为高性能计算的新热点之一。近年，利用超导SFQ电路开展神经网络计算芯片的研究也在逐渐增多。与基于半导体技术的神经网络一样，超导神经网络模型同样可分为人工神经网络(ANN)和脉冲神经网络(SNN)两种类型。
电路构建SNN，除了频率、功耗和天生的脉冲逻辑以外还具备如下所列的独特优势：约瑟夫森结的临界电流值是器件进入电压状态的阈值，与神经元发出动作电位的阈值十分相似；低损耗的超导传输线可以长距离传输脉冲而不失真，从而可有效地充当轴突和树突；相互耦合的超导回路可以加权和存储循环电流，因此有助于执行突触的加权求和操作。早在20世纪90年代，日本的一些研究团队已关注到这些优势，提出并测试了一个基于约瑟夫森结的简单感知器神经网络。随着近年超导集成电路技术的发展，国际上多个研究团队在超导神经元、突触及网络架构等方面发表了一些颇具意义的研究成果。2021年，美国科尔盖特大学和美国Northrop Grumman公司联合提出了超导数模混合神经形态架构。2023年，美国南加州大学团队报道了基于脉冲时间依赖可塑性(STDP)的可训练网络。2023年，中国科学院计算技术研究所和上海微系统与信息技术研究所合作发表了“苏轼”(SUSHI)神经网络芯片。这三项工作中，只有“苏轼”完成了整体网络结构的设计和验证，在中国科学院上海微系统所与信息技术研究所的4英寸晶圆超导工艺SIMIT-Nb03上实现了包含2个神经元6701个约瑟夫森结规模的芯片制造与测试验证(如图6)。“苏轼”的仿线约瑟夫森结规模的“苏轼”芯片的算力和能效比相比半导体SNN最优的Tianjic可分别提升2.2倍和50倍，体现出了超导SFQ神经形态计算的显著优势。
世纪中叶，半导体集成电路在日渐增长的商业市场需求与清晰的技术路线牵引下，集全球资源蒸蒸日上，迅速将人类社会引入了一个全新的高度信息化时代。而超导集成电路面对快速的提升的半导体集成电路技术，经过几十年坚持不懈深耕基础前沿与应用探索，逐步形成了一套相对完整的技术体系和应用发展趋势。目前的研究根据结果得出，无论是经典计算机中的
NPU，超导集成电路技术均展现出极高的算力和能效比性能优势的潜力，有望为突破高性能计算面临的功耗与速度的瓶颈提供解决方案。当今高性能计算遭遇的发展瓶颈以及人工智能技术与量子计算技术的崛起，无疑给超导集成电路技术创造了极大的发展机遇与应用场景。但是，从科研走向实际应用，超导集成电路还面临着集成度的提升、EDA设计工具的完善、器件原理与架构的创新，以及封装与系统集成等一系列技术挑战。同时，在
在崭露头角，逐渐形成一个新的技术增长点。因此，超导集成电路技术与低温半导体技术相结合，互补创新，对集成电路领域的持续发展，以及在错综复杂的国际环境下开辟一条新赛道具备极其重大的战略意义。我国的超导集成电路技术虽然起步晚于西方国家近五十年，但在各方面的支持与科研人员的共同努力下，已经基本形成了设计、工艺、封装测试与系统集成等全链条研发体系，并在一些技术领域达到了国际领先水平。我们始终相信，牢牢掌握超导集成电路技术的战略定位，再经过几代人的不懈努力与技术沉淀、厚积薄发，她终将会破茧而出，在未来高度智能化时代里发挥出无法替代的及其重要的作用。
鄂公网安备